Informações sobre o curso

39.099 visualizações recentes
Prazos flexíveis
Redefinir os prazos de acordo com sua programação.
Certificados compartilháveis
Tenha o certificado após a conclusão
100% on-line
Comece imediatamente e aprenda em seu próprio cronograma.
Nível intermediário
Aprox. 36 horas para completar
Inglês

Habilidades que você terá

Writing Code in VerilogSimulating FPGA DesignsDesigning FPGA LogicDesigning Test BenchesWriting code in VHDL
Prazos flexíveis
Redefinir os prazos de acordo com sua programação.
Certificados compartilháveis
Tenha o certificado após a conclusão
100% on-line
Comece imediatamente e aprenda em seu próprio cronograma.
Nível intermediário
Aprox. 36 horas para completar
Inglês

oferecido por

Placeholder

Universidade do Colorado em Boulder

Comece a trabalhar rumo ao seu mestrado

Este curso é parte da graduação 100% on-line Master of Science in Electrical Engineering da Universidade do Colorado em Boulder. Caso seja aceito para o programa completo, seus cursos contarão para sua graduação.

Programa - O que você aprenderá com este curso

Classificação do conteúdoThumbs Up84%(1,207 classificações)Info
Semana
1

Semana 1

8 horas para concluir

Basics of VHDL

8 horas para concluir
10 vídeos (Total 48 mín.), 3 leituras, 6 testes
Semana
2

Semana 2

12 horas para concluir

VHDL Logic Design Techniques

12 horas para concluir
10 vídeos (Total 52 mín.), 2 leituras, 6 testes
Semana
3

Semana 3

7 horas para concluir

Basics of Verilog

7 horas para concluir
9 vídeos (Total 92 mín.), 2 leituras, 6 testes
Semana
4

Semana 4

10 horas para concluir

Verilog and System Verilog Design Techniques

10 horas para concluir
10 vídeos (Total 48 mín.), 2 leituras, 6 testes

Avaliações

Principais avaliações do HARDWARE DESCRIPTION LANGUAGES FOR FPGA DESIGN

Visualizar todas as avaliações

Sobre Programa de cursos integrados FPGA Design for Embedded Systems

FPGA Design for Embedded Systems

Perguntas Frequentes – FAQ

Mais dúvidas? Visite o Central de Ajuda ao Aprendiz.