Logic-Level Timing: STA Delay Graph, ATs, RATs, and Slacks

Loading...
Do curso por University of Illinois at Urbana-Champaign
VLSI CAD Part II: Layout
25 classificações
University of Illinois at Urbana-Champaign
25 classificações
Na lição
Timing Analysis

Conheça os instrutores

  • Rob A. Rutenbar
    Rob A. Rutenbar
    Adjunct Professor
    Department of Computer Science

Explore nosso catálogo

Registre-se gratuitamente e obtenha recomendações, atualizações e ofertas personalizadas.