Logic-Level Timing: A Detailed Example and the Role of Slack

Loading...
Do curso por University of Illinois at Urbana-Champaign
VLSI CAD Part II: Layout
16 ratings
University of Illinois at Urbana-Champaign
16 ratings
Na lição
Timing Analysis

Conheça os instrutores

  • Rob A. Rutenbar
    Rob A. Rutenbar
    Adjunct Professor
    Department of Computer Science

Explore nosso catálogo

Registre-se gratuitamente e obtenha recomendações, atualizações e ofertas personalizadas.